SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

Patent number:

JP2000114489

Publication date:

2000-04-21

Inventor:

UEMOTO YASUHIRO; NAGANO YOSHIHISA; FUJII EIJI

Applicant:

MATSUSHITA ELECTRONICS INDUSTRY CORP

Classification:

- international:

H01L27/108; H01L21/8242; H01L27/04; H01L21/822;

H01L21/8247; H01L29/788; H01L29/792

- european:

Application number: JP19990184944 19990630

Priority number(s):

Abstract of JP2000114489

PROBLEM TO BE SOLVED: To provide a highly reliable stacked capacitor type semiconductor device. SOLUTION: After an access transistor 2, a bit line 6 and a first interlayer insulating film 4 are formed on a semiconductor substrate 1, a plug 8 for electrically connecting the access transistor 2 and a ferroelectric capacitor 9 is formed in a contact hole provided in a predetermined region in the first interlayer insulating film 4. Then, a lower electrode 10 comprising a laminated film, a ferroelectric film 11 and a first upper electrode 14 are laminated sequentially. Subsequently, after an insulating film for sidewall 16 comprising a silicon oxide film, etc., is formed on the entire wafer surface, the entire surface of the insulating film for sidewall is anisotropically etched to form a sidewall 16S. Finally, a second upper electrode 17 comprising Pt, etc., is formed to form the ferroelectric capacitor 9.

Data supplied from the esp@cenet database - Patent Abstracts of Japan

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開2000-114489

(P2000-114489A) (43)公開日 平成12年4月21日(2000.4.21)

識別記号	FI				テーマコート・	(参考)
	H01L	27/10	621	В		
		27/04		С		
		27/10	651			
		29/78	371			
	審査請求 有	請求項の数10	OL	(全7頁)	最終頁	に続く
	識別記号	HO1L	H01L 27/10 27/04 27/10 29/78	H01L 27/10 621 27/04 27/10 651 29/78 371	H01L 27/10 621 B 27/04 C 27/10 651 29/78 371	H01L 27/10 621 B 27/04 C 27/10 651 29/78 371


(21)出願番号	特願平11-184944	(71)出願人	000005843
			松下電子工業株式会社
(22)出願日	平成11年6月30日(1999.6.30)		大阪府高槻市幸町1番1号
		(72)発明者	上本 康裕
(31)優先権主張番号	特願平10-223933		大阪府髙槻市幸町1番1号 松下電子工業
(32)優先日	平成10年8月7日(1998.8.7)		株式会社内
(33)優先権主張国	日本(JP)	(72)発明者	長野 能久
			大阪府高槻市幸町1番1号 松下電子工業
			株式会社内
		(72)発明者	藤井 英治
			大阪府髙槻市幸町1番1号 松下電子工業
			株式会社内
		(74)代理人	100097445
			弁理士 岩橋 文雄 (外2名)

(54) 【発明の名称】半導体装置およびその製造方法

(57)【要約】

【課題】 信頼性の高いスタックトキャパシタ型の半導体装置を提供する。

【解決手段】 半導体基板1上にアクセストランジスタ2、ビット線6、第1の層間絶縁膜4を形成した後、第1の層間絶縁膜4の所定の領域に設けられたコンタクト穴にアクセストランジスタ2と強誘電体キャパシタ9とを電気的に接続するためのプラグ8を形成する。その後、積層膜からなる下部電極10と、強誘電体膜11と、第1の上部電極14とを順に積層して加工形成する。その後、シリコン酸化膜等からなるサイドウォール用絶縁膜16をウエハ全面に形成した後、サイドウォール用絶縁膜16を全面異方性エッチングすることによりサイドウォール16Sを形成する。次に、Pt等からなる第2の上部電極17を加工形成することにより、強誘電体キャパシタ9を形成する。



2

【特許請求の範囲】

【請求項1】 上部電極および絶縁膜および下部電極からなる容量素子を有する半導体装置において、前記絶縁膜と前記上部電極間に絶縁膜用保護膜を有し、少なくとも前記絶縁膜および前記絶縁膜用保護膜の側部にサイドウォールが設けられている半導体装置。

【請求項2】 上部電極および下部電極間に介在する絶縁膜が強誘電体膜からなる容量素子を有する半導体装置において、前記強誘電体膜と前記上部電極間に強誘電体膜用保護膜を有し、少なくとも前記強誘電体膜および前 10記強誘電体膜用保護膜の側部にサイドウォールが設けられている半導体装置。

【請求項3】 前記強誘電体膜用保護膜が導電性材料からなる請求項2記載の半導体装置。

【請求項4】 前記強誘電体膜用保護膜が、前記上部電極と同一材料からなる請求項3記載の半導体装置。

【請求項5】 前記上部電極が、白金または白金と酸化 イリジウムの積層膜である請求項4記載の半導体装置。

【請求項6】 前記強誘電体膜がビスマス層状ペロブスカイト構造を有する請求項2記載の半導体装置。

【請求項7】 下部電極、強誘電体膜および強誘電体用保護膜を順次形成した後、異方性エッチングによりサイドウォールを少なくとも前記強誘電体膜および前記強誘電体膜用保護膜の側部に形成し、前記サイドウォールおよび前記強誘電体用保護膜上に上部電極を形成する半導体装置の製造方法。

【請求項8】 請求項7記載の半導体装置において、前記下部電極上に強誘電体膜および強誘電体用保護膜を所定形状に形成する工程が、前記下部電極を形成し、前記下部電極上に強誘電体膜および強誘電体用保護膜を順次 30形成した後、前記下部電極、前記強誘電体膜および前記強誘電体用保護膜を略同一形状にパターン形成する工程であることを特徴とする半導体装置の製造方法。

【請求項9】 半導体集積回路が作り込まれた基板上に第1の絶縁膜を形成し、前記半導体集積回路のソース領域またはドレイン領域に接続されたプラグを前記第1の絶縁膜の所定の領域に形成されたコンタクトホールに形成し、前記プラグに接続される下部電極を形成し、前記下部電極上に強誘電体膜および強誘電体用保護膜を順次形成した後、異方性エッチングによりサイドウォールを前記強誘電体膜および前記強誘電体膜用保護膜の側部に形成し、前記サイドウォール上および前記強誘電体用保護膜上に上部電極を形成する半導体装置の製造方法。

【請求項10】 異方性エッチングによりサイドウォールを前記強誘電体膜および前記強誘電体膜用保護膜の側部に形成した後、前記サイドウォール上および前記強誘電体用保護膜上に上部電極を形成する前に、前記強誘電体膜用保護膜の表面のエッチング残りを除去する工程を有する請求項7または請求項9記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は強誘電体膜を用いた キャパシタを有する半導体装置およびその製造方法、特 にスタックトキャパシタ型メモリセルに関するものであ る。

[0002]

【従来の技術】近年、デジタル技術の進展、携帯機器の高性能化が著しくなり、低消費電力かつ高速動作可能な不揮発性半導体記憶装置の高集積化が強く市場から求められている。強誘電体材料は外部電解により与えられた情報を構成原子の変位により高速に記憶し、かつ外部電解をきっても情報を記憶し続ける特長を有するものであり、この強誘電体材料をキャパシタの誘電体膜に用いることで優れた半導体装置を実現することができる。

【0003】この強誘電体材料をキャパシタの誘電体膜に用いたスタックトキャパシタ型メモリセル構造を有する高集積型半導体記憶装置(以下、強誘電体不揮発性半導体記憶装置と称する。)は特開平6-132482号20 公報、特開平9-116123号公報等に記載されている。

【0004】以下、従来の強誘電体不揮発性半導体記憶 装置およびその製造方法について、図面を用いて説明す る。

【0005】図6に示すように、強誘電体不揮発性半導体記憶装置は、半導体基板1上に形成されたアクセストランジスタ2と、アクセストランジスタ2のソース部3に、第1の層間絶縁膜4および第2の層間絶縁膜5に設けられたコンタクトホールを介して電気的に接続されたピット線6と、アクセストランジスタ2のドレイン部7にプラグ8を介して電気的に接続された強誘電体キャパシタ9をから構成される。ここでは、強誘電体キャパシタ9の下部電極10上に強誘電体膜11が形成されており、これらの側面には絶縁膜からなるサイドウォール12が設けられている。上部電極13は強誘電体膜11およびサイドウォール12上にこれらを直接被覆するように形成されている。

[0006]

【発明が解決しようとする課題】しかしながら、このような従来例において、サイドウォール12は、強誘電体キャパシタ9の下部電極10および強誘電体膜11をエッチングにより形成し、サイドウォール12となる絶縁膜をCVD法で全面に堆積させた後、この絶縁膜の全面を異方性エッチングすることにより、下部電極10および強誘電体膜11の側面に形成される。しかし、このような方法を用いた場合、異方性エッチング時に、金属酸化物である強誘電体膜11が表面全面にわたり損傷を受け、組成のずれや結晶構造の乱れが激しく生じる。

【0007】例えば、強誘電体膜11にSrBi,Ta, 50 O,膜を用い、絶縁膜からなるサイドウォール12にシ リコン酸化膜を用いた場合、シリコン酸化膜をCF、等のエッチングガスを用いて異方性エッチングを行った場合、その異方性エッチングの完了時に、強誘電体膜 11 であるSrBi, Ta, O, 膜の表面が露出することになるが、この際、強誘電体膜 11 上にシリコン酸化膜が残ってしまう場合がある。

【0008】ここで、シリコン酸化膜が強誘電体膜11 上に残ると、本来、上部電極13/強誘電体膜11/下 部電極10の構成となるべきが、上部電極13/シリコ ン酸化膜/強誘電体膜11/下部電極10の構成にな る。上部電極13と下部電極10間に印加した電圧は強 誘電体膜に直列に接続されるシリコン酸化膜にも分配さ れ、強誘電体膜11に印加される電圧が減少するために 強誘電体膜11の分極反転が不十分になり、残留電荷量 が減少するという特性不良を生じる。このため、シリコ ン酸化膜のエッチングに際してはシリコン酸化膜のエッ チングレートのウエハ面内バラツキおよびシリコン酸化 膜の堆積量のウエハ面内バラツキに応じたオーバーエッ チングが必要である。このオーバーエッチングの際、強 誘電体膜11であるSrBi,Ta,O,膜の表面全体が シリコン酸化膜のエッチングプラズマにさらされるため 酸素欠損を生じるとともに、BiやTaといった強誘電 体膜11の主成分の原子の欠損も生じることが発明者の 実験で確認されている。

【0009】この損傷はその後の熱処理などでは回復できないものであり、優れた電気的特性を有する強誘電体キャパシタを作製することができない。この結果、信頼性の高い強誘電体不揮発性半導体記憶装置を実現することができないという問題があった。

【0010】本発明は、上記課題を解決するためになされたものであり、サイドウォール形成のための絶縁膜の全面異方性エッチング時においても強誘電体膜に損傷を発生させず、強誘電体膜の電気的特性の劣化をなくすことで、信頼性の高い半導体装置を実現することを目的とする。

[0011]

【課題を解決するための手段】上記目的を達成するために請求項1記載の発明は、上部電極および絶縁膜および下部電極からなる容量素子を有する半導体装置において、前記絶縁膜と前記上部電極間に絶縁膜用保護膜を有40し、少なくとも前記絶縁膜および前記絶縁膜用保護膜の側部にサイドウォールが設けられていることを特徴とするものである。

【0012】また本発明の請求項2記載の半導体装置は、上部電極および下部電極間に介在する絶縁膜が強誘電体膜からなる容量素子を有する半導体装置において、前記強誘電体膜と前記上部電極間に強誘電体膜用保護膜を有し、少なくとも前記強誘電体膜および前記強誘電体膜用保護膜の側部にサイドウォールが設けられていることを特徴とするものである。

【0013】これらの構成により、サイドウォール形成時に第1の上部電極が強誘電体膜の表面を被覆しているため、強誘電体膜の表面はプラズマにさらされることがなく、優れた強誘電体特性および絶縁特性を有する強誘電体キャパシタを得ることができる。また、この第1の上部電極がサイドウォール形成時に損傷を受けても、第2の上部電極が上部電極上に形成されているため、電極性能も劣化することがない。

【0014】また本発明の請求項7記載の半導体装置の 10 製造方法は、下部電極、強誘電体膜および強誘電体用保 護膜を順次形成した後、異方性エッチングによりサイド ウォールを少なくとも前記強誘電体膜および前記強誘電 体膜用保護膜の側部に形成し、前記サイドウォールおよ び前記強誘電体用保護膜上に上部電極を形成することを 特徴とするものである。

【0015】さらに本発明の請求項10の半導体装置の 製造方法は、請求項7記載の半導体装置の製造方法にお いて、異方性エッチングによりサイドウォールを前記強 誘電体膜および前記強誘電体膜用保護膜の側部に形成し 20 た後、前記サイドウォール上および前記強誘電体用保護 膜上に上部電極を形成する前に、前記強誘電体膜用保護 膜の表面のエッチング残りを除去する工程を有すること を特徴とするものである。

【0016】これらの方法によれば、上記の作用効果に加えて、上部電極形成前に強誘電体保護膜上に残ったエッチング残りを除去することができる。

[0017]

【発明の実施の形態】以下、本発明の実施の形態の半導体装置について、図面を参照しながら説明する。

【0018】図1は本発明の実施の形態による半導体装置の要部断面図であり、図2(a)~(d)および図3(e)~(g)は、本発明の実施の形態における半導体装置の製造方法を示す工程断面図である。なお、図1、図2、図3において、図6と同一物については、同一番号を用いて説明する。

【0019】まず、図2(a)に示すように、半導体基板1上に集積回路としてアクセストランジスタ2を形成した後、ポリサイド膜などからなるビット線6を形成し、その後アクセストランジスタ2およびビット線6上にBPSG等からなる層間絶縁膜4を形成する。その後、第1の層間絶縁膜4の所定の領域にコンタクトホールを形成する。その後、コンタクト穴にアクセストランジスタ2と強誘電体キャパシタ9とを電気的に接続するためのプラグ8を形成する。プラグ8はコンタクト穴に多結晶ポリシリコンまたはタングステン等を埋め込んだ後、エッチバック法もしくは化学的機械的研磨法等により、コンタクト穴部以外の多結晶ポリシリコンまたはタングステン等を除去する。

【0020】次に、密着層、バリアメタル、Ptの順に 50 積層された積層膜からなる下部電極10を200nm程 度ウエハ全面に形成した後、SrBi, Ta, O, からなる強誘電体膜11をスピン塗布法、CVD法等で150nm程度形成する。その後、Ptからなる第1の上部電極14を50nm程度積層して形成する。

【0021】その後、図2(b)に示すように、フォトレジスト等からなる下部電極加工用マスク15を用いて第1の上部電極14、強誘電体膜11および下部電極10を例えばArとC1等の混合ガスを用いてドライエッチングして、略同一形状に加工し、形成する。

【0022】しかる後、図2(c)に示すように、フォトレジストなどからなる下部電極加工用マスク15をアッシング等により除去した後、シリコン酸化膜等からなるサイドウォール用絶縁膜16を例えば300nm程度の膜厚でウエハ全面に形成する。

【0023】そして、図2(d)に示すように、ウエハ 全面に形成されたサイドウォール用絶縁膜16を例えば CF、等のエッチングガスを用いて全面に異方性エッチ ングすることでサイドウォール16Sを形成する。

【0024】しかる後、図3(e)に示すように、例えば100nm程度の膜厚のPt等からなる第2の上部電 20極17をウエハ全面に形成した後、フォトレジストなどからなる上部電極加工用マスク18を形成する。

【0025】その後、図3(f)に示すように、フォトレジストなどからなる上部電極加工用マスク18を用いて例えばArとC1等の混合ガスを用いてドライエッチングすることによって第2の上部電極17を強誘電体膜11全体を覆うように、又は強誘電体膜11上に形成された第1の電極およびサイドウォール16Sの全体を覆うように形成する。また、この第2の上部電極17は、第1の上部電極14に比較して厚くなるように形成され 30 ている。このようにして、強誘電体キャパシタを形成する。

【0026】最後に、図3(g)に示すように、この強誘電体キャパシタ18を有する半導体基板上に第2の層間絶縁膜5を形成し、この絶縁膜の所定の領域に形成されたコンタクトホールを介して第2の上部電極17およびビット線6に達するA1膜等からなる配線19を形成した後、最終保護膜としてのシリコン窒化膜20等を形成して半導体装置を完成する。

【0027】図4は本実施の形態による半導体装置を使 40 用した場合(曲線a) および従来の半導体装置を使用し た場合(曲線b) の各々について、強誘電体キャパシタ のヒステリシス特性を比較する図である。

【0028】なお、図4におけるデータの測定方法は、例えばソイヤータワー法等により、強誘電体キャパシタの上部電極と下部電極の間に適当な電界のパルスを印加することで、蓄積電荷量-印加電界のヒステリシス特性を評価することができる。

【0029】図4から明らかなように、強誘電体キャパシタに対する印加電界を150kV/cm~-150k 50

V/cmの範囲でかけたところ、従来の半導体装置を使用した場合は、ヒステリシス特性において印加電界が 0 k V/cmにおける蓄積電荷量の差が約 1 1 μ C/cm 'であったのに対し、本発明の実施の形態における半導体装置を使用した場合は、蓄積電荷量の差が約 2 2 μ C/cm'と大幅に向上していることがわかる。したがって本発明の実施の形態における強誘電体キャパシタのヒステリシス特性は従来の強誘電体キャパシタのヒステリシス特性に比べて、蓄積電荷量が大きく、記憶特性に優10 れていることがわかる。

【0030】図5は本実施の形態による半導体装置を使用した場合(曲線c)および従来の半導体装置を使用する場合(曲線d)の各々について、強誘電体キャパシタの電流-電圧特性を比較する図である。

【0031】なお、図5におけるデータ測定は、強誘電体キャパシタの上部電極と下部電極間に印加する電圧を増加させながら、強誘電体キャパシタに流れる電流を測定し、電流-電圧特性を評価したものである。

【0032】図5から明らかなように、強誘電体キャパシタに対する印加電圧を0 V ~ 6 V程度かけたところ、従来の半導体装置を使用した場合は、電流が 10^3 A/c m^2 以上流れてしまったのに対し、本発明の実施の形態における半導体装置を使用した場合は、 10^6 A/c m^2 以上流れることはなく、電圧印加時のリーク電流が極めて少なく良好な絶縁性を示していることがわかる。

【0033】なお、本実施の形態では、強誘電体膜11 を上部電極14,17と下部電極10間に介在する絶縁膜として用いたが、強誘電体膜11の代わりに、通常のSiO,膜等からなる絶縁膜を用いても良好な絶縁性を得ることができる効果を有する。

【0034】なお、本実施の形態では、強誘電体膜 11 として、SrBi, Ta, O, を用いたが、Taの代わり にNbを用いた<math>SrBi, Ta, O,でも、また、その両者をある割合で混合したものでも、また、Sr, Bi, Ta等の組成比をかえたものを用いても勿論良く、また PZT膜等他の材料の強誘電体を用いても同様の効果が得られることは言うまでもない。

【0035】なお、強誘電体膜11は、ピスマス層状ペロブスカイト構造を有する強誘電体膜であることが望ましい。

【0036】また、本実施の形態では、ビット線6を強誘電体キャパシタよりも下層に形成する場合について説明したが、ビット線6を強誘電体キャパシタよりも上層に形成する構造としても同様の効果が得られることは言うまでもない。

【0037】なお、本実施の形態では、下部電極10として、密着層、バリアメタル、Ptの順に積層された積層膜を用いたが、少なくとも白金、または白金と酸化イリジウムを含んだ積層膜を用いても同様の効果が得られる

【0038】なお、本実施の形態では、第1の上部電極 14および第2の上部電板17としてPtを用いたが、 第1の上部電極14および第2の上部電極17が少なく とも白金、または白金と酸化イリジウムを含んだ積層膜 を用いても同様の効果が得られる。

【0039】なお、本実施の形態では、図1および図3 (g) に示したように、A1膜等からなる配線19を第 2の上部電極17に1箇所で接続する場合について図示 した。第2の上部電極17は複数の強誘電体キャパシタ を電気的に接続しているので、配線19を第2の上部電 10 極17に1箇所で接続すれば、配線19は複数の強誘電 体キャパシタ9に接続される。しかし、配線19を第2 の上部電極17に複数箇所で接続してもよい。

【0040】なお、本発明においては、上記実施の形態 であげた数値限定に限らず、次のような範囲とすること が望ましい。

- ・下部電極10の厚さ:50nm~300nm。
- · S r B i, T a, O, からなる強誘電体膜11の厚さ: 50 nm~300 nm.
- ・Ptからなる第1の上部電極14の厚さ:20nm~ 20 100 nm.
- ・シリコン酸化膜等からなるサイドウォール用絶縁膜1 6の厚さ:100nm~500nm。
- ・Pt等からなる第2の上部電極17の厚さ:50nm \sim 3 0 0 nm.

[0041]

Ç 4, 4 , 4

【発明の効果】以上説明したように本発明によれば、第 1の上部電極が強誘電体膜の表面を被覆しているため、 サイドウォール形成用の絶縁膜の異方性エッチング時に おいても強誘電体膜の表面はプラズマにさらされること 30 がなく、損傷を受けない。したがって、本発明は、強誘 電体膜の電気的特性が劣化することなく、優れた強誘電


体特性および絶縁特性を有する強誘電体キャパシタを得 ることができ、これにより信頼性の高い半導体装置を実 現することができるものである。

【図面の簡単な説明】


- 【図1】本発明の実施の形態における半導体装置の要部 断面図
- 【図2】本発明の実施の形態における半導体装置の製造 工程図
- 【図3】同半導体装置の製造工程図
- 【図4】本発明の実施の形態における半導体装置および 従来の半導体装置のヒステリシス特性の比較図
- 【図5】本発明の実施の形態における半導体装置および 従来の半導体装置の電流-電圧特性の比較図
- 【図6】従来の半導体装置の一部断面部を示す図 【符号の説明】
- 半導体基板
- アクセストランジスタ
- 3 ソース部
- 第1の層間絶縁膜
- 5 第2の層間絶縁膜
- ピット線
- ドレイン部 7
- プラグ
- 9 強誘電体キャパシタ
- 10 下部電極
- 11 強誘電体膜
- 14 第1の上部電極
- 168 サイドウォール
- 17 第2の上部電極
- 19 配線
 - 20 保護膜


[図1]

【図4】



【図2】






[図3]

電 10⁻³
流 (A/cm²) 10⁻³
10⁻⁹

印加電圧(V)

0

[図5]



フロントページの続き

(51) Int. Cl. 7

識別記号

FΙ

テーマコード (参考)

29/788 29/792